- Published on
Modul 5 memperkenalkan mekanisme interrupt sebagai langkah transisi dari firmware yang bersifat sinkron dan polling-based menuju sistem yang mampu menangani event asinkron secara real-time. Berlandaskan arsitektur ComponentBase dari Modul 4, modul ini menunjukkan bagaimana input fisik (tombol) diintegrasikan tanpa merusak modularitas dan keterbacaan kode. Fokus utama terletak pada penulisan ISR yang aman dan ringkas, penggunaan volatile dan static secara tepat, serta pemisahan tegas antara ISR dan logika aplikasi. Hasilnya adalah firmware non-blocking yang responsif, stabil, dan siap diskalakan untuk sensor, actuator, serta sistem IoT yang lebih kompleks.